曾有幸参与面试工作，遇到一份简历，上面标明拥有AMD实习经历，并注明对CPU和内存的熟悉程度。
在交流中，我试探性地询问，能否简要描绘SRAM和DRAM的基本构造及其工作原理。遗憾的是，对方未能详尽解释。
我深知，对于CPU和内存的熟悉不仅仅是纸上谈兵。SRAM和DRAM作为其基本构成单元，理解它们的运作机制至关重要。CPU好比工程中的指挥家，而存储器则是工作台，用于及时处理关键任务。
谈及存储器，人们常以物理存储介质作比。如硬盘之于数据存储，犹如仓库般存放电子数据。而存储器的两大基石——SRAM和DRAM，其深入理解与电路原理的掌握，对于CPU架构及DDR技术的探索具有极大的助益。
DRAM，即动态随机存储器，依赖电容的充放电来储存和读取数据。由于电容会逐渐放电，若低于阈值，数据便可能丢失，因此需定期刷新以维持数据完整性。这就像我们日常使用的手机和电脑内存。
相对而言，SRAM即静态随机存储器，则有所不同。它采用如D触发器的结构来实现数据的读写操作。该结构在数据写入后无需任何刷新动作，因而被视为静态的。这样的设计使得控制器更为简单，存取速度远超DRAM，特别适用于高速存储场景如CPU缓存。
一、基础理解：D触发器与SRAM
从数字电路的基石开始谈起。D触发器是数字电路系统中的基本单元之一。对于1 bit的SRAM单元而言，其核心电路便是D触发器。
当电源存在时，D触发器的特性使得数据得以保存而无需任何刷新。它具备记忆功能，能够保持两种稳定的信息存储状态。D触发器的特性方程为Q(n+1)=D，即保持前一个状态不变。通过RS触发器并辅以真值表的理解，这一概念便不难掌握。
二、进阶认识：4个单管构成的SRAM
接下来，我们通过基本晶体管层面来搭建一个简化的SRAM单元。这个单元仅由4个NMOS管和两个电阻构成。
【电路详细分析】
SRAM单元具有对称性设计。其中Q1和Q2部分是用于锁存1位数字信号的关键。它们在读写操作中起到连接或断开存储单元与外围电路的作用。
通过控制字线WL（Word Line）的电平状态，可以实现单元的存取操作。当WL为高电平时，传输管导通，存储单元的内容得以传递到位线（Bit Line）。单元信息的反信号传递到位线，从而使得外围电路能够读取信息。
在写操作时，外围电路将电压传递到和上作为输入。当WL使能后，信息便被写入存储单元。
三、深度探索：6管单管构成的SRAM
我们从集成电路（IC）制造层面来探讨SRAM的构造。
大部分的细节与之前所述的第二层构造相似，但有一点不同之处在于M2与M4使用了PMOS代替。在SRAM中，每一bit的存储都依赖于由四个场效应管（M1, M2, M3, M4）构成的交叉耦合反相器结构。
还有另外两个场效应管（M5, M6）作为控制开关，负责连接存储基本单元与位线（Bit Line）。
一个SRAM基本单元具有0和1两种电平稳定状态。它由两个互补金属氧化物半导体（CMOS）反相器组成。这两个反相器的输入和输出相互交叉连接，从而实现了输出状态的锁定和保存。
【详细电路分析】
SRAM的基本单元存在三种工作状态：standby（待机）、read（读）和write（写）。
